Modes of Operation¶

EIM 具有以下操作模式：异步模式异步页模式地址/数据复用模式突发时钟模式低功耗模式引导模式

Asynchronous Mode¶

这是一种“非突发”模式，专用于 SRAM 访问。在此模式下，每次总线周期（地址有效）只完成 单个数据 的读或写；所有控制信号的时序均由 Chip Select 配置寄存器（CSxC） 中预先设定的参数决定。

Asynchronous Page Read Mode¶

将 APR（Asynchronous Page Read）位置 1 后，EIM 通过“模拟页模式”的方式实现 存储器突发访问。每取一个数据都会重新对外输出一次地址；第一个数据的时序由 RWSC 字段决定，后续地址有效的时序由 PAT 字段决定；一旦 APR=1，对突发访问而言 RCSN、OEN、RADVN、RBEN 字段全部失效；页容量由 BL 字段设定，可设 2/4/8/16/32 个 word（word 宽度由 DSZ 字段给出）。

Multiplexed Address/Data Mode¶

在此模式下，地址与数据可共用同一组引脚，以支持对 8 位或 16 位宽 存储器的 同步/异步 访问。
具体在 8/16 位非复用模式 与 16 位复用模式 下，哪些引脚传输地址、哪些引脚传输数据，请参见下表（IMX6ULLRM 表 21-5 «EIM Multiplexed Address/Data Mapping»）。

Burst Clock Mode¶

控制器支持“突发同步”操作，频率由系统供给的 EIM 时钟 决定，可对 EIM 时钟做 ½/¾ 分频 以匹配外设。
根据外设需求，既可使用 固定等待周期（fix latency），也可使用 外部 WAIT_B 引脚控制的可变等待（variable latency）。

同步读模式（Synchronous read）
突发读 Flash/PSRAM。地址有效后，EIM 在自产 BCLK 驱动下连续采样数据；若外设拉低 WAIT_B，则 EIM 自动插入等待周期。
同步写模式（Synchronous write）
突发写 PSRAM 类设备。地址有效后，EIM 在 BCLK 上升沿依次送出数据；外设可在第 1 笔数据到达前用 WAIT_B 延迟起始。

注意
EIM 主时钟最高 133 MHz；若外设需要其他频率，可通过对 133 MHz 做整数分频得到。

Low Power Modes¶

EIM 的输入时钟由 ACT_CS 位域控制门控。当所有片选都被关闭（即所有 ACT_CS 为无效态）时：

内部 EIM 时钟立即停振；
AXI 接口的 arready / awready / wready 全部拉低；
总线主机无法再发起任何访问，EIM 进入零动态功耗状态。

Boot Mode¶

芯片 可从挂在 CS0 上的外部存储器启动。
上电时，Boot ROM 通过 BOOT_MODE[1:0] 与 eFuse/GPIO 配置位 自动把 CS0 的
“端口宽度、协议类型、等待周期”等参数填到 EIM 的相应寄存器，无需软件干预。
具体映射关系详见 《i.MX6ULL Reference Manual》Chapter 8 System Boot 与 Table 8-3 EIM Boot Configuration。

Functional Description¶

Bus Sizing Configuration¶

EIM 支持字节、半字和字操作数，允许访问 x8、x16、x32 端口。它在 x16、x32 端口上可以进行地址/数据复用。端口大小可通过相应的片选配置寄存器中的 DSZ 位字段进行编程。8 位端口可以位于数据总线的每一个字节上。16 位端口可以位于数据总线的低 16 位 DATA_IN/OUT[15:0] 或高 16 位 DATA_IN/OUT[31:16] 上。
在多周期传输的情况下，低两位地址（ADDR[1:0]）会适当地递增。EIM 地址总线根据 DSZ 位字段和 AUS 位进行配置。当 AUS=0 时，地址位会右移一位（对于 x16 端口大小）或两位（对于 x32 端口大小）；当 AUS=1 或 DSZ[2]=1 时，地址位不会移位。
EIM 有一个数据多路复用器，它将 AXI 数据总线的四个字节路由到所需的位置，以便与存储器正确接口。
注意
对 x16 端口的字访问需要两个外部总线周期才能完成传输。
对 x8 端口的字访问需要四个外部总线周期才能完成传输。